半导体加工工艺，本质上就是一个在硅晶圆上，不断曝光，蚀刻的过程。

而这个工艺的提升的过程，就是曝光时所用的底片图案，不断进行增密的一个过程。

在大家的传统印象里，底片的增密，就是底片精度的提高过程。增密底片图案，除了提高光刻机精度，就没有别的办法了吗？

在我们的日常生活当中，有个不恰当的例子，那就是套色印刷或者是彩色打印。

三色墨水，每个打印的精度都是相同的，但是三色重合打印，单色就变成了彩色！

颜色的精度，就从单色的8位，上升到了256位！

在2005年之后，由于工艺制程的提升，最小可分辨特征尺寸f已经远远小于光源波长，利用duv光刻机已经无法一次刻蚀成型。

既然无法一次刻蚀成型，那就多刻蚀几次，每一次刻蚀一部分，然后拼凑成最终图案。

从每个部分图形的加工过程来说，用的都是原有的加工方法和设备，但它可以实现更高精度的芯片加工。

它就是多重图案化技术！

多重图案法就是将一个图形，分离成两个或者三个部分。每个部分按照通常的制程方法进行制作。整个图形最后再合并形成最终的图层。

按照这个理论，图形精度简直可以无限分割下去。

但实际上，这个方案也有它的局限。

光刻机，做到了极限，是因为光波波长的缘故。

图案分割，做到最后，也会有这个问题。

当光罩上图形线宽尺寸接近光源波长时，衍射将会十分明显。

光刻机内部光路对于光线的俘获能力是有限的，如果没有足够的能量到达光刻胶上，光刻胶将无法充分反应，使得其尺寸和厚度不能达到要求。

在后续的显影、刻蚀工艺中起不到应有的作用，导致工艺的失败。

所以用这个方法，步进到7n就做不下去了。因为从原理上就出现了问题。

7n后，必须使用euv深紫光刻机，那个对中国禁运的光刻机，就是这个道理。

在这个阶段1微米，它还不是个问题。阻碍晶圆工艺进步的主要原因，来自生产设备，工艺，而不是原理。

任何事情都有利有弊。

这种技术的优点非常突出。那就是不需改变现有设备，或者是做很少的改变，就可以达到提高晶圆工艺的要求。

但弊端也很突出。

第一个弊端，麻烦。

这个技术的思想雏形，第一次出现在130n段，第一次完整出现，则是在30n段。

为什么出现得这么晚？

每道图层，都要进行分解，想想就麻烦得很啊。这个方法，完全是没有办法的办法。

换个高精度的光刻机及其配套工艺，一下子不就解决了嘛！这也是在30n前，基本上无人往这个方向思考的原因。

其次，成本。

加工一块芯片所需要的加工工序数目增加了。原来一次加工的步骤，现在要两次，甚至四次才可以。

这在商用芯片的制造上，是很致命的。

例如，如果只采用一次加工，良品率为7成。这完全是个可以接受的数字。但是当一次加工，改成四次加工的时候，整个工艺的良品率就会下降到2成。

多重图案法的核心，是把一张图片分解成多张。这里还会存在分图片互相校准的问题。所以，在实际的生产过程中，采用这种工艺以后，其良品率会极大降低。

用刚才的例子数据来计算，良品率，会从7成，下降到不到一成！

英特尔之所以在10n点，耗费了接近5年的时间，跟他们的多重四图案曝光saq良率较低，有关系。

对于一个芯片厂来说，良品率就是他们的饭碗。

如果在14n时候，芯片成本是300美元。升级芯片生产工艺的目的，自然是因为进程越高，占用的晶圆面积越小。采用新工艺后，芯片的生产成本，也自然降低。同样功能芯片，它的成本在10n代，应该降为150美元才对。

但这种工艺，增加了工序的数目